DDR仿真对象:DDR2/3/4、LPDDR2/3等

仿真对象:DDR2/3/4、LPDDR2/3等

SI/PI协同仿真,Batch仿真
参与行业DDR3/4设计规范制定
仿真测试对比,提升仿真精度
丰富的DDR3/4产品Debug经验

一博科技每年10000款以上的设计经验,铸就了业内领先的DDR3/DDR4仿真技术,并配合知名芯片公司在研发初期就一起参与到DDR3/DDR4的设计和仿真过程,逐步形成了一博特有的公司内部设计及仿真规范,从板载颗粒到DIMM条的设计,从个人消费产品到航空航天无不涉及。

DDR信号质量仿真

信号质量仿真

- 驱动能力选择,ODT选择
- 过冲及信号波形判定(是否符合JEDEC规范)

时序仿真分析

- 各组信号时序关系对应
- 时序窗口计算 (建立/保持时间Margin)
DDR时序仿真分析

仿真难点

走线较密、速率较高、时序裕量小、驱动种类多。

仿真内容

ODT调节,驱动选择,拓扑优化,端接/串阻阻值调节,时序分析。

仿真目的

- 通过前仿真,得到设计规则,指导Layout布局布线
- 通过后仿真,验证Layout布局布线的正确性和合理性
- 项目调试中出现问题,通过仿真定位问题并提出改进意见
- 测不到芯片内部的信号,通过仿真对比外部测试数据,模
拟到芯片内部的真实情况。

仿真意义

- 条件不满足想突破设计要求时,仿真的目的就变得很明确
- 目前设计里面,DDR3能不能不走Fly by,而采用T型结构
- Low Power 设计,关闭ODT,是否也能满足信号质量要求?
- 目前的DDR3设计,能否走四层板,或者两层?
- HDI设计,Top和Lyr2一起参考GND3,阻抗不一样,怎么办?