板厂阻抗控得不好,怪谁?

来源:一博自媒体 时间:2019-11-4 类别:微信自媒体

作者:黄刚   一博科技高速先生团队队员
微信号:高速先生

众所周知,阻抗控制是我们做高速设计最基本的原则,各大板厂在PCB加工也会保证10%左右的阻抗误差。看似那么轻松的一个板厂的承诺,要是出现了阻抗在误差范围以外的时候,客户和板厂到底谁是出问题的一方呢?
 
客户自己设计,自己做的板子,功能上出了问题时,然后听说了我们有阻抗测试的设备,那火急火燎的找我们做测试,看看是不是阻抗出了什么问题。高速先生拿到客户的板子进行测试后,惊人的发现阻抗居然真的有问题,整段阻抗都不满足10%的要求,50欧姆的阻抗只有44欧姆。

虽然是一根单端线的设计,但是也是一根速率很高的单端线,因为我们大概能断定,这个阻抗偏差是会对信号质量产生影响,导致客户的功能出现问题。
 
嗯!的确找到了原因,是板子走线阻抗不好导致的问题。但是,让客户更纠结的是……为什么板子会把一个看起来很简单的单线控制都做不好呢?
一个简单的4层板,走线就走在表层。
 
当然客户为了使线与线之间的串扰更小,采用了包地的设计,客户也精通计算阻抗,按照客户的设计,传输线的确稳稳的控制在了50欧姆。
 
那么为什么加工出来只有44欧姆呢?我们对客户的板子做了切片,有了一个更更更惊人的理论。
 
首先我们看看客户的coupon条(也就是外面做的一个阻抗测试条,根据板内走线结构来做),大家就是发现,板厂居然是按照单线去算的,并没有考虑到包地!!!
 
这种情况下,板厂就会调整走线线宽和介质厚度达到50欧姆的阻抗,如下:
 
的确,板厂去算这个单线不包地的结构也能很好的做到50欧姆。但是这个只是外面的阻抗条,真正在里面的时候,其实……是要包地的!!!
 
所以真正里面的包地走线就变成了这样子的结构。里面还是会存在着包地的,因为是线路,所以加工肯定会做出来!所以,把板子里面真实的加工结构一算阻抗,嗯!就是44欧姆了……
 
最后板厂和客户关于走线是有包地这个事一沟通呢,就发现了客户应该是没问题的!因为客户在设计上是有标明需要做共面波导参考的设计的!也就是客户很好的考虑了包地后的阻抗。
 
当然也不知道是不是板厂没做过包地的设计还是看不懂英文注释的原因啦!当然如果两者都能有一个更具体的沟通的话,这个误会的问题在高速先生看来是完全可以避免的!


上一篇:OSP表面处理的是是非非,板子就这样挂了下一篇:你看到的阻抗是真的吗?

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例