DDR4信号参考电源层,阻抗会有影响吗?

来源:一博自媒体 时间:2021-11-1 类别:微信自媒体

公众号:高速先生
作者:周伟

自从实验室有了仪器,雷豹对阻抗的原理和阻抗测试突然来了兴致,一有机会就想着去亲自测试一下自己计算的线路阻抗和加工出来的阻抗是不是一样,如果不一样大概会有多大的偏差。对于初学者来说,雷豹的这种不断探索和自我怀疑的精神值得我们学习,所谓实践出真理,精确的仿真能够保证测试的性能,同时精确的测试又是提高仿真精度的必要条件,仿真和测试验证往往是相辅相成,在高速信号的成功实现上缺一不可,结合一定的理论和工程实践,仿真和测试组成了我们解决SI问题的一个良好闭环。

我们都知道PCB上的线路主要有微带线和带状线,两种线路的阻抗计算公式分别如下图所示。
从图中可以看出,线路的阻抗也就和下面几种因素相关:

1、 介电常数Er:材料性质的一种, 简单的含义是在单位电压下, 单位容量內材料可存储的静电能;其数字代表的意义为材料的电容比(相对于该材料在真空时的电容),又称为漏(透)电率 permittivity。通常空气的介电常数为1,我们常说的FR4大约为4.3±0.4,计算阻抗的时候要按照所选的材料来进行调整。在记不住公式的情况下,我们只需要知道介电常数和阻抗成反比,介电常数增大,阻抗变小。

(备注:更多的时候这个Er指的是相对介电常数,尤其是针对微带线的情况,此时还要考虑绿油的厚度和介电常数,所以通常为什么说微带线的阻抗更不好控制也是这个道理,变量比较多)。

2、 线宽W:线宽很容易理解,就是信号线本身的宽度,线宽也和阻抗成反比,线宽增加阻抗变小。

3、 铜厚T:铜厚和线宽一样,就是信号线本身的厚度,铜厚也和线宽成反比,铜厚增加阻抗变小。

4、 线路到参考平面的距离H:此时微带线只有一个参考,而带状线有上下两个参考,这也是两者的本质区别,通常这个到参考的距离H和阻抗成正比,距离增大阻抗也增大(记住:这也是阻抗公式里唯一一个和阻抗成正比的因素)。

看到这里,雷豹心里就有了一个疑问,对于信号来说,或者对于阻抗计算来说,通常认为只要信号上面或者下面是平面层(不管平面层是地还是电源),这个平面层都是作为我们计算阻抗的参考;但从信号回流的角度考虑,信号最终是和回流平面形成的一个环路,如果信号上面或下面的平面层不是信号的直接回流平面,比如我们见到比较多的类似下图所示的6层板或者8层板叠层,中间的信号层S1/S2和S3如果参考了一层电源,那么这个电源层就不是信号的直接回流层,此时回流路径变长,这个电源层是否还是可以作为阻抗的参考,实际测试的信号阻抗是否会有影响呢?
这种叠层非常常见,而且很多时候内层还会放置一些重要的如DDR4等信号,比如下面的真实PCB设计。
图中白色为Art05层上的DDR4信号,绿色是Pwr04层上的Vcc电源,黄色为芯片内部的地pin和过孔,可以看到在第四层处地孔和电源层是断开的,这个时候我们去测试这部分的线路阻抗时,探头一端在信号pin上,地针肯定是在地pin处,而第四层Pwr04对于信号的回流来讲就相当于是一个浮空层,此时我们在实际测试阻抗的时候或者制作阻抗Coupon条的时候,会不会由于这个参考的不一致而导致阻抗有差异呢?

一时间可能没法区分两种情况的具体差别,我们还是用下面这个图来解释一下,其中唯一的区别就是在信号上面的参考层上,左边是实际的情况,地孔穿过电源层没有和电源层有实际的接触,相当于电源层是一个浮空的层,而右边就是阻抗计算理想的情况,信号上下都是参考了地,且地孔也是和所有的参考层都有接触。唯一的区别就是地孔有没有和信号上面平面层的接触(阻抗测试的时候一端需要点在地孔的焊盘上)。
这两种情况,根据线路的阻抗公式,信号到上下平面的距离都是一样的,从横截面的角度看过去,可以说参考也是一样,所以根据阻抗公式或者切片计算出来的阻抗应该是一样的;但如果去测试阻抗,由于测试点地孔及回流的差异,实际测试出来的阻抗会和阻抗计算或者切片计算出来的阻抗一样吗?如果不一样,左边实际测试出来的阻抗是偏高还是偏低呢?为什么?
 

上一篇:如果有一种设计不增加成本又能改善信号质量下一篇:有时候一句话就能改善高速信号的通道损耗???

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例