共模电感的仿真应用来了,满满的干货送给大家!

来源:一博自媒体 时间:2022-7-25 类别:微信自媒体

作者:一博科技高速先生成员  黄刚

首先一上来先明确下本篇文章需要解决的疑问,主要有2个。一是共模电感本身到底起到怎么样的作用?二是加上共模电感之后的测试眼图为什么反而比不上不加共模电感?这两个问题都会通过本篇文章的仿真验证来告诉大家!
 
首先我们先解决第一个问题,共模电感到底起的是什么作用。我们先看看上周文章中关于共模电感的datasheet,从图上可以看到,共模电感呈现的共模阻抗是很大的,也就是说如果是共模信号想通过这个电感的话,会受到严重的抑制,但是它对差模信号就非常友好,差模阻抗并不大,因此它还是能比较顺利的让差模信号过去的。

于是在这之后,高速先生找了各种渠道,成功拿到了这个共模电感的模型(S参数),因此就可以去针对这个案例去做详细的仿真验证。
 
首先我们还是先验证下客户测试共模回损fail的情况,我们把共模电感的参数加入到这条仿真链路里去,结果仿真得到的共模回损果然和测试的老像了!低频就是过不了。
当然为了证明去掉共模电感之后能满足测试要求,我们在仿真中也直接短路掉这个共模电感再进行仿真,恩!的确共模回损就没有问题了,客户也反馈说测试能通过。
好,解决了客户的无源测试问题后,我们从时域上来看看加了这个电感到底有什么用。从前面的分析我们已经知道,共模电感主要就为了抑制差分线中产生的共模信号,那我们就去模拟一对差分信号如果由于各种原因产生了共模信号之后,看看这个电感对共模信号到底能起什么用!如下图所示,我们把差分激励(给的是时钟信号,峰峰值为1V,速率与本案例的USB传输速率相同)输入到我们提取的链路模型里面,去看通过它之后的输出情况是怎么样的。
我们额外在这对差分信号中注入一个共模噪声,幅度为100mV的高频噪声,我们先看看这个共模噪声经过一个有共模电感和没有共模电感的链路时,到达接收端时的情况。
恩,从这个仿真结果可以看到,当一个高频的共模噪声从差分对中产生并随着差分线传递时,遇到有共模电感的链路,共模噪声得到很大的抑制,幅度迅速减小,如果经过没有共模电感的链路,共模噪声就可以肆无忌惮的过去。因此在这里就可以给共模电感的作用下个结论,它就是为了抑制住共模噪声而存在的器件,因为在接口器件中,共模噪声很容易随着接口传递进来,因此一旦在差分线中存在后,就会随着差分线的路径干扰到周围的信号或者向空气中辐射,形成串扰和EMI干扰,对信号和系统带来严重的影响。加上了共模电感之后,就能够把噪声抑制在一个很小的范围内,进而噪声的幅度也能衰减,以便改善系统的信噪比。
 
恩,第一个遗留的疑问已经解决了,现在再看看第二个疑问,为什么加了共模电感后的信号质量反而没有不加共模电感的好呢?这个问题,我们依然用仿真来验证下。同样,我们对比下加上和不加电感的全链路差分损耗的仿真结果,能看到共模电感虽然能够很好的抑制共模噪声,但是它对有用的差模信号也会带来一定的损耗的,不可能做到那么完美,在完全抑制共模噪声的同时又100%的保留差分信号。
因此我们在时域上就能够看到,同样的差分信号通过链路时,是否存在共模电感时对差分信号的幅度影响是不同的,的确没有共模电感的情况下,幅度会更高,也就是信号质量好一点。
恩,这个仿真验证也和客户的反馈很一致,共模电感的确会稍微影响一点差分信号的质量。因此也建议大家在器件选型时,不仅要关注共模电感对共模信号的抑制效果,还要去看看该电感对差模信号的影响,因为毕竟最终系统需要的信号是差模信号,它能够很好的传输才能正常的工作。


上一篇:盲埋孔PCB叠孔设计的利与弊下一篇:共模电感听过很多次,但是什么原理你们真的懂吗?