DDR颗粒表底贴盲埋板设计亮点

来源:一博科技 时间:2015-1-20 类别:技术案例
 产品名称             Inter 平板4片DDR颗粒表底贴盲埋板
【难     点】:

1. 单板空间较小,4片DDR颗粒所占空间较大
2. BGA端DDR信号层面规划
3. 三阶盲埋DDR地址控制信号需要做T

【我司对策】:1. DDR表底贴,三阶盲埋处理
2. BGA器件分三圈出线,外围一圈用与器件第一相近层出线,中间一圈用与器件第二相近层出线,内圈用与器件第三相近层出线
3. DDR信号在PIN上Fanout,地址控制信号三层走线交替使用
【结     果】:

DDR布局所占用空间较小,所有信号都有地参考,DDR信号仿真质量好

DDR颗粒表底贴盲埋板

DDR颗粒表底贴盲埋板


 


 


 
上一篇:PCB设计的十大误区(一)下一篇:高压单板案例

文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S参数 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例