DDR跑不到速率，调整下PCB叠层就搞掂了？

2023-06-02

解析DDR设计中容性负载补偿的作用

2023-05-16

线宽变大，损耗变小；线宽无限大，损耗无限小？

2023-05-11

年少不知回损好，却把插损当作宝

2023-04-17

高速数字信号VS射频信号，到底哪个更难设计？

2023-04-12

芯片那么小，封装基板走线损耗能大到哪去？

2023-04-07

链路上小段线的阻抗突变到底会不会影响信号质量？

2023-03-21

性能逆天的这种电容，你见过吗？

2022-12-12

封装基板出厂100欧姆，测试85欧姆？

2022-12-07

PCB信号仿真之为什么DDR走线要同组同层？

2022-12-01

PCB设计仿真之探讨源端串联端接

2022-11-22

实例解析传输线损耗

2022-11-07